PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-251877

(43)Date of publication of application: 06.09.2002

(51)Int.CI.

G11C 11/22

(21)Application number: 2001-051139

(71)Applicant: JAPAN SCIENCE & TECHNOLOGY

CORP

(22)Date of filing:

26.02.2001

(72)Inventor: HOTTA SUSUMU


HORII SADAYOSHI

(54) NON-DESTRUCTIVELY READABLE FERROELECTRIC MEMORY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a non-destructively readable ferroelectric memory device by applying write-in voltage Vf only to a ferroelectric capacitor F. SOLUTION: This device is provided with a ferroelectric

SOLUTION: This device is provided with a ferroelectric capacitor F connected to an MIS-FET in series, a power source of write-in connected to a connection point N between the ferroelectric capacitor F and the MIS-FET and the other connection point A of the ferroelectric capacitor F, and a power source for read-out connected to the MIS-FET and the ferroelectric capacitor F being in a series connection state. Write-in voltage Vf is applied to the ferroelectric capacitor F, a connection point between the ferroelectric capacitor F and the MIS-FET is made a off-state, and read-out voltage Vi is applied to the ferroelectric capacitor F and the MIS-FET.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-251877 (P2002-251877A)

(43)公開日 平成14年9月6日(2002.9.6)

(51) Int.Cl.7

G11C 11/22

識別記号

501

FΙ

テーマコード(参考)

G11C 11/22

501F

.501K

審査請求 未請求 請求項の数1 OL (全 6 頁)

(21)出顧番号

(22)出顧日

特願2001-51139(P2001-51139)

(71)出顧人 396020800

050020000

科学技術振興事業団

埼玉県川口市本町4丁目1番8号

平成13年2月26日(2001.2.26)

(72)発明者 堀田 將

石川県能美郡辰口町旭台1-1 北陸先端

科学技術大学院大学 材料科学研究科内

(72)発明者 堀井 貞義

石川県能美郡辰口町旭台1-1 北陸先端

科学技術大学院大学 材料科学研究科内

(74)代理人 100092392


弁理士 小倉 亘

(54) 【発明の名称】 非破壊読出し可能な強誘電体メモリデバイス

(57)【 要約】

【 目的】 書込み電圧Vを強誘電体キャパシタF のみに印加することにより、非破壊読出し可能な強誘電体メモリデバイスを得る。

【構成】 MI S-FETに直列接続された強誘電体キャパシタFと、強誘電体キャパシタF / MI S-FET間の接続点N及び強誘電体キャパシタFの他の接続点Aに接続された書込み用電源と、直列状態のMI S-FET及び強誘電体キャパシタFに接続された読出し用電源とを備えている。強誘電体キャパシタF (暦込み電圧Vが印加され、強誘電体キャパシタF / MI S-FET間の接続点をオフ状態にして強誘電体キャパシタF及びMI S-FETに読出し電圧Vが印加される。



【 特許請求の範囲】

【請求項1】 MI S-FETのゲートに直列接続された強誘電体キャパシタと、強誘電体キャパシタ/MI S-FET間の接続点及び強誘電体キャパシタの他の接続点に接続される書込み用電源と、直列状態のMI S-FETのドレン又はソース及び強誘電体キャパシタに接続される読出し用電源とを備え、強誘電体キャパシタに書込み電圧が印加され、強誘電体キャパシタ/MI S-FET間の接続点をオフ状態にして強誘電体キャパシタ及びMI S-FETに読出し電圧が印加されることを特徴とする非破壊読出し可能な強誘電体メモリデバイス。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、定電圧動作で高速の非破壊読出しが可能な強誘電体メモリデバイスに関する。

[0002]

【従来の技術】強誘電体薄膜を用いた記憶素子が一部で実用化されているが、最低でも一つのMOS -FET (Metal-Oxide-Semiconductor Field Effect Transistor)と一つの強誘電体薄膜によるコンデンサからなる1トランジスタ1キャパシタ方式(1T1C方式)が従来の強誘電体素子の主流である。1T1C方式は、不揮発性であるものの破壊読出しであるため、記録された情報を一旦読み出すと再度の書き込みを必要とする。そのため、再書き込みに対応した周辺回路を必要とし、装置が複雑化するばかりでなく消費電力も多くなる。

【 0 0 0 3 】情報機器の高性能化、高密度化に伴って情報機器に組み込まれる記憶素子の集積度が1 Gビット以上になると、電荷量を保持するためのキャパシタ構造が複雑になり、記憶素子の作製自体が困難になることが予想される。そこで、強誘電体薄膜をゲートにもつFETタイプの強誘電体メモリデバイスが提案され、現在研究段階にある。たとえば、特開平5 -198194号公報では、正・負の読み取り信号をセンスアンプ回路で加算し、加算極性を強誘電体コンデンサ内に格納することにより分極状態を確定する非破壊読取装置が紹介されている。

[0004]

【 発明が解決しようとする課題】改良された強誘電体メモリデバイスは、非破壊読出しであり、一つの素子で作製できることから、1 T 1 C 方式に比較して高集積化できる理想的なメモリデバイスと考えられている。しかし、これまで提案されている強誘電体メモリデバイスでは、Si /強誘電体薄膜の界面に低誘電率層が形成されるため、1 T 1 C 方式のメモリデバイスに比較して駆動電圧が高くなる。

[0005]

【 課題を解決するための手段】本発明は、このような問題を解消すべく 案出されたものであり、強誘電体のヒステリシスループにおける正及び負の分極から 飽和分極に

至る分極勾配を起因とする電気容量の相違を利用するこ とにより、MOS -FET 等のMI S -FET (Metal-Insulator-Semiconductor FET)に流れる電流の大小で "0"又は"1"を判定し、非破壊読出しを可能とした 強誘電体メモリデバイスを提供することを目的とする。 【0006】本発明の強誘電体メモリデバイスは、その 目的を達成するため、MIS-FETのゲートに直列接 続された強誘電体キャパシタと、強誘電体キャパシタ/ MIS-FET間の接続点及び強誘電体キャパシタの他 の接続点に接続される書込み用電源と、直列状態のMI S-FETのドレン又はソース及び強誘電体キャパシタ に接続される読出し用電源とを備え、強誘電体キャパシ タに書込み電圧が印加され、強誘電体キャパシタ/MI S-FET間の接続点をオフ状態にして強誘電体キャパ シタ及びMIS-FETに読出し電圧が印加されること を特徴とする。

[0007]

【実施の形態】強誘電体Fの分極Pと電界Eとの間には、図1に示すようなヒステリシス特性の関係がある。P,から飽和分極P,に急激に立ち上がる分極Pの電界Eに対する変化割合と、P,から飽和分極P,に緩やかに立ち上がる分極Pの変化割合、すなわち勾配dP/dEと電気容量との比例関係から強誘電体キャパシタの分極状態に対応した大きな電気容量Cと小さな電気容量Cを利用することにより、読出し電圧印加によってMISーFETに流れる電流の相違を利用し、電流の大小又はその結果発生した電圧の高低を"0"又は"1"とする非破壊読出しが可能となる。

【0008】本発明に従った強誘電体メモリデバイス は、図2の概念図に示されるように、強誘電体キャパシ タFとMIS-FETとを直列接続し、強誘電体キャパ シタFの接続点Aと強誘電体キャパシタF / MIS-F ET間の接続点Nとの間に書込み電圧Vをかけ、MI S-FETから独立して強誘電体キャパシタFに印加す る構成を採用している。強誘電体キャパシタFは、書込 み電圧Vの印加によってP、又はP、に分極され、そ の分極状態が保持される。読み出しに際しては、強誘電 体キャパシタF 及びMI S -FET の全体に電圧V (読出し電圧)を印加し、出力電圧V。に対応してMI S-FETに流れる出力電流Iが制御される。 【 0 0 0 9 】 読出し電圧V を印加したときにMI S -FETに加わる電圧V。は、MIS-FETのもつ電気 容量C。との関係で、式V。=V×C/(C。+C)で 与えられる。電気容量C。は、強誘電体キャパシタの電 気容量C と 共に実際には電圧の関数となるが、本件明 細書では簡略化のため定数として扱う。読出し電圧V, を印加してP:→P.方向へと分極が変化する場合、電 気容量Cが小さいため出力電圧V。が小さくなる(図 1)。読出し電圧Vを印加してP.→P.方向へと分極 が変化する場合、電気容量Cが大きいため出力電圧V。

が大きくなる。厳密には、電気容量C.及び電気容量C。は電界依存性のある非線形容量になることからグラフィック又は統計的手法で電圧V。を求める必要があるが、何れにしても電圧V。の相違に応じてMIS-FETに流れる電流Iが変化する。そこで、出力電流Iの大小により"0"又は"1"を決定することにより読出しが可能となる。

【0010】記録された情報の読出しに際し、仮に正の読出し電圧Vが印加されると、Piの分極状態は読出し電圧Vi印加後も維持される(図3a)。他方、Piの分極状態は、読出し電圧Viの印加によって一部が反転する。反転を元の状態に戻して初期のPi値にするまでには、読出し電圧Viが印加され再びゼロとなった後、強誘電体キャパシタFに逆電圧として加わる電圧Viが小さい。そのため、復帰後の分極状態は、Piよりも小さなPiになる(図3b)。しかし、2回目以上の読出しでも、Piからの分極勾配よりもPiからの分極勾配が十分大きな同じヒステリシスループを経由するので、支障なく記録情報を判別する非破壊読出しが可能となる。

【0011】なお、図3の縦軸を表す電荷Qは、読出し電圧Vの印加によってMISーFETのキャパシタに蓄えられる電荷を表しており、強誘電体キャパシタFに新たに加えられる電荷でもある。すなわち、読出し電圧Vの印加前では電荷Qがゼロであり、このときの電荷を図3の縦軸の基準としている。したがって、仮に強誘電体キャパシタFの分極がP,又はP,で、それに基づく電荷が蓄えられていても、読出し電圧Vが印加されず、追加の電荷Qがない場合には図3では電荷Qがゼロである

【0012】このことは、それぞれC。, Cの電気容量 を持つ二つのキャパシタを直列接続した図4の模式図か ら理解される。二つのキャパシタが共に当初の電荷がゼ ロの場合、二つのキャパシタの接点で総電荷量がゼロの ため、電圧Viの印加によって個々のキャパシタに同じ 電荷Qが蓄えられる(図4 a)。一方、電気容量Cを もつ強誘電体キャパシタF に電荷△±Q√Vが蓄えられ ていても、直列接続された二つのキャパシタに読出し電 圧Vを加えることによって二つのキャパシタで新たに 発生した電荷△±Q.▽は同じ量になる(図4b)。但 し、この場合強誘電体キャパシタF には書き込み電圧V ルよって予め蓄えられている電荷△±Q√ブがある為、 総電荷量は±(Q-Q)となる。したがって、式 (1),(2)が導き出され、式(1),(2)から式 (3)が得られる。式中、V-は読出し電圧V-によって 強誘電体キャパシタF に加わる電圧を示し、Q=C (-V₁) はV₁=0 のときを意味する。

 $V_i = V_f + V_o$ · · · · (1) $Q = C_o V_o$ · · · · (2) $Q = C_o (V_i - V_f)$ · · · · (3) 【 0 0 1 3 】 図3 の各ヒステリシスループと式(3) で 表される直線の交点(黒丸で示した動作点)は実際のデ バイスが動作している時のQ及びViになる。書き込ま れた強誘電体キャパシタFの分極状態がP;(図3a) では、読出し電圧V(>0)の変化に応じてヒステリ シス特性の上ループを動作点が通る。書き込まれた強誘 電体キャパシタF の分極状態がP (図3 b) では、読 出し電圧V(>0) の変化に応じてヒステリシス特性 の下ループを動作点が通る。ここで、読出し電圧Vを 印加して再び読出し電圧Vがゼロに戻ったとき、強誘 電体キャパシタF の分極状態がPfの場合には、動作点 はヒステリシス特性の上ループを戻り、強誘電体キャパ シタF の分極状態は変化せずに残る。しかし、強誘電体 キャパシタF の分極状態がP,の場合(図3b)には、 読出し電圧Vの印加に応じて、動作点はヒステリシス 特性の下ループを辿って、図の右上方向に移動するが、 再び読出し電圧Vがゼロに戻るとき、強誘電体キャパ シタの分極状態は若干減少し、Prには戻らずPrの 点になる。

[0014]

【実施例】I r 薄膜/YS Z 薄膜/Si 基板上にエピタキシャル成長させた膜厚282 n mのP Z T [Pb(Zr $_{*}$ T $_{1}$ $_{**}$)O $_{3}$ 薄膜を強誘電体キャパシタに、 $_{0}$ $_{0}$ $_{0}$ $_{0}$ 3 薄膜を強誘電体キャパシタに、 $_{0}$ $_{0}$

【0015】P、及びP、の分極状態にする書込み電圧 Vを図6(a),(b)にそれぞれ示す。また、+5. Vの読出し電圧Vを印加したときの出力電圧V。をオシロスコープで測定した波形を図7,8に示す。読出し電圧Vとしては、非破壊特性をみるため+5 Vの方形波を4パルス連続して印加した。

【0016】図7,8から明らかなように、P.・の分極状態での出力電圧V。が1V程度であるのに対し、P.の分極状態での出力電圧V。が2.2V程度となっており、両者の間に1V以上の電圧差が生じていた。1V以上の電圧差は、MISーFETのオン・オフ状態を区別する上で十分な値である。しかも、後続の3パルスについて出力電圧V。をみると、出力電圧V。の波形がほとんど変わっていない。このことは、本発明の強誘電体メモリデバイスが、安定条件下で繰返し読出しできる非破壊メモリデバイスとして使用できることを意味する。

【0017】強誘電体メモリデバイスを組み込んだ実際

の集積回路では、一例を図9に示すように、スイッチング用のMISーFET2を接続点Nとビット線Bとの間に介装しているが、スイッチング動作する限り、MISーFET2に代えて他の素子を使用することもできる。 読出し用MISーFET1のE点は、オン・オフ時の電流Iに十分な差がでるような電位に保持されれば良く、 必ずしもアースする必要はない。

【0018】 書込みに際しては、書込み用ワード線W、を介してスイッチング用MISーFET2をオンにし、ワード線W及びビット線Bを介して強誘電体キャパシタをP、又はP、の分極状態にする。書込み終了後、ワード線W及びビット線Bを共にゼロ電位にし、書込み用ワード線Wを介してスイッチング用MISーFET2をオフにすることにより、書き込まれた情報を保持する。読出しに際しては、MISーFET1に適度な電流が流れるようにワード線Wに読出し電圧Vを印加する。このとき、強誘電体キャパシタの分極状態に応じて出力電圧V。の値が異なり、MISーFET1及びビット線Bに流れる電流Iの大小によって"0"及び"1"が判定される。

【0019】 $V_1>0$ ならば、強誘電体キャパシタのP-Eヒステリシス特性を抗電界より若干少なめの負の方向にシフトさせること(図10)によって、 P_i から飽和分極 P_i に至る分極の勾配がより小さくなり、また P_i から飽和分極 P_i に至る分極の勾配が大きくなるため、大きな信号差での読出しが可能となる。

[0020]

【発明の効果】以上に説明したように、本発明の強誘電体メモリデバイスは、強誘電体キャパシタに書込み電圧を印加し、分極一電界のヒステリシスループにおけるP、及びP、状態から飽和分極P。に至る分極勾配の差、つまり強誘電体キャパシタの電気容量の差に起因したMISーFETの出力電流又は電圧の大小によって"0"及び"1"を判定している。この方式によるとき、高い駆動電圧を必要とせず高速の非破壊読出しが可能とな

る。

【図面の簡単な説明】

【 図1 】 強誘電体の分極-電界ヒステリシス特性を示すグラフ

【図2】 本発明に従った強誘電体メモリデバイスの回路構成の概略図

【 図3 】 正の書込み電圧V(a) 及び負の書込み電圧V(b) を印加したときの分極状態を示すグラフ

【 図4 】 直列接続された強誘電体キャパシタと MI S -FET がも つキャパシタの電荷分布状態を示す模式図

【 図5 】 実施例で採用した強誘電体メモリデバイスの 回路構成を示す図

【 図6 】 強誘電体キャパシタP:(a) 及びP (b) の分極状態になるようにする書込み電圧Vを 示すグラフ

【 図7 】 P,の分極状態で読出し電圧V(>0)を 印加したときの出力電圧V。を示すグラフ

【 図8 】 P,の分極状態で読出し電圧V(>0) を 印加したときの出力電圧V。を示すグラフ

【 図9 】 強誘電体メモリデバイスを組み込んだ集積回路の回路構成を示す図

【 図1 0 】 負の電界方向にシフトした分極ー電界ヒス テリシスループを示すグラフ


【符号の説明】

٧e


F: 強誘電体キャパシタ N: 強誘電体キャパシタ / MI S - F E T 間の接続点 A: 強誘電体キャパシタ の他の接続点

C。, Cr. 電気容量 Vr. 書込み電圧 Vr. 読出し電圧 Vo. 出力電圧 I: 読出し電流 Vr. 読出し電圧 Vo. 出力電圧 I: 読出し電流 Vr. 読出し電圧Voの印加で強誘電体キャパシタにかかる電圧 Q: 電荷 Qr. 書込み電圧Vrにより強誘電体キャパシタに蓄えられた電荷 ΔQ: 読出し後、Vr = 0 になったときの強誘電体キャパシタに蓄えられる電荷のQから減少した電荷分 F: 強誘電体キャパシタ


【 図1 】
強誘電体の分極−電界ヒステリシスループ
Pr Cyh
Pr A Pa



【図2】




【図5】



【図10】

負の電圧方向にシフトしたP-Eヒステリシスループ



【 手続補正書】

【 提出日】平成1 3 年4 月1 8 日(2 0 0 1 . 4 . 1 8)

【 手続補正1 】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

【0012】このことは、それぞれC。Cの電気容量 を持つ二つのキャパシタを直列接続した図4 の模式図か ら理解される。二つのキャパシタが共に当初の電荷がゼ ロの場合、二つのキャパシタの接点で総電荷量がゼロの ため、電圧Viの印加によって個々のキャパシタに同じ 電荷Qが蓄えられる(図4a)。一方、電気容量Cを も つ強誘電体キャパシタF に電荷△±Q.▽が蓄えられ ていても、直列接続された二つのキャパシタに読出し電 圧V を加えることによって二つのキャパシタで新たに 発生した電荷±Qは同じ量になる(図4b)。但し、こ の場合強誘電体キャパシタFには書き込み電圧Vによ って予め蓄えられている電荷△±Q√がある為、総電 荷量は±(Q-Q)となる。したがって、式(1)、 (2) が導き出され、式(1),(2) から式(3) が 得られる。式中、Viは読出し電圧Viによって強誘電体 キャパシタF に加わる電圧を示し、 $Q = C_{\circ}(-V_{\circ})$ は V:=0 のときを意味する。

 $V_i = V_f + V_o \cdots (1)$

 $Q = C \cdot V \cdot \cdot \cdot \cdot (2)$

 $Q = C_o(V_i - V_F) \cdot \cdot \cdot \cdot (3)$

【 手続補正2 】

【補正対象書類名】明細書

【 補正対象項目名】符号の説明

【補正方法】変更

【補正内容】

【符号の説明】

F: 強誘電体キャパシタ N: 強誘電体キャパシタ/MI S - F E T 間の接続点 A: 強誘電体キャパシタの他の接続点

C。, C:: 電気容量 V:: 書込み電圧 V:: 読出 し電圧 V。: 出力電圧 I: 読出し電流 V:: 読出し電圧Vの印加で強誘電体キャパシタにかかる電 圧 Q: 電荷 Q:: 書込み電圧Vにより強誘電体 キャパシタに蓄えられた電荷

【 手続補正3 】


【補正対象書類名】図面

【 補正対象項目名】図3

【補正方法】変更

【補正内容】

【 図3】



【 手続補正4 】

【補正対象書類名】図面

【 補正対象項目名】図4

【補正方法】変更

【補正内容】

【 図4 】

(a)
$$V_1 = V_2 = V_3 = V_4 = V_6 = V_6 = V_7 = V_8 =$$

